4096芯片集群中，六维环面可将最坏路径减半

在芯片数量固定为4096颗时，SemiAnalysis比较了两种环面互连拓扑：16×16×16三维环面的最坏路径为24跳，4的六次方六维环面可缩短至12跳，同时提升二分带宽。代价是需要更多光互连与更大光电路交换容量，通信性能收益必须与系统光学成本和交换资源进行权衡。